VIP ▽معرفی مقاله های ترجمه شده ▲

[☾♔TALAYEH_A♔☽]

مشخصات مقاله :
عنوان فارسی: کنترل بر مبنای ولتاژ ترانسفورماتورهای هوشمند در یک میکروگرید
عنوان انگلیسی: Voltage-Based Control of a Smart Transformer in a Microgrid
تعداد صفحات مقاله انگلیسی : 14 تعداد صفحات ترجمه فارسی : ۳۶
سال انتشار : 2013 نشریه: آی تریپل ای – IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 8280 رفرنس : دارد
محتوای فایل : zip حجم فایل : 5.62Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: سیستم های قدرت، مهندسی کنترل، مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی
مجله: تراکنشها در الکترونیک صنعتی – Transactions on Industrial Electronics
دانشگاه: آزمایشگاه انرژی الکتریکی (EELAB)، گروه انرژی الکتریکی، اتوماسیون سیستم (EESA)، دانشگاه گنت، بلژیک
کلمات کلیدی: میکروگرید جزیره شده، اینورتر ولتاژ منبع، کنترل توان اکتیو، کنترل افت، کنترل بار اکتیو، نقطه اتصال مشترک
وضعیت ترجمه عناوین تصاویر و جداول : ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول : ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است

 

[☾♔TALAYEH_A♔☽]

ترجمه فارسی مقاله حفاظت میکرو شبکه با استفاده از رله های دیجیتال
مقاله ترجمه شده حفاظت میکرو شبکه با استفاده از رله های دیجیتال مربوط به رشته مهندسی برق و درباره مهندسی الکترونیک، مهندسی کنترل و سیستم های قدرت می باشد که هم اکنون می توانید مقاله انگلیسی بهمراه ترجمه فارسی آن را از سایت کالج پروژه دانلود نمایید.



بخشی از ترجمه فارسی مقاله : حفاظت میکرو شبکه با استفاده از رله های دیجیتال
میکرو شبکه ها به عنوان یک مسیر ادغام تعداد زیادی از منابع انرژی تجدید پذیر توزیع یافته با سیستم های توزیع ارائه می شود. یک مساله در پیاده سازی میکرو شبکه طراحی یک طرح محافظتی مناسب می باشد. ا نشان داده شده است که طرح های حفاظتی قدیمی عملکرد موفقیت آمیزی ندارند. در این مقاله یک طرح محافظتی با استفاده از رله های دیجیتال با یک شبکه ارتباطی برای محافظت سیستم میکرو شبکه ارائه می شود. قابلیت اطمینان افزایش یافته از اضافه کردن یک خط اضافی برای شکل دهی یک ساختار حلقه بررسی می شود.
همچنین روش جدیدی برای مدلسازی خطاهای امپدانس بالا ارائه می شود تا نشان دهد که چگونه طرح حفاظتی در برابر آنها محافظت می کند. این طرح حفاظتی در سیستم توزیع واقعی که شامل نفوذ بالایی از اینورتر متصل به منابع (DG) نسل توزیع یافته فعال بعنوان یک میکرو شبکه است شبیه سازی می شود. در تمامی موارد احتمالی از فعالیت رله های اولیه و ثانویه توابع مورد نظر خودشان از جمله تشخیص خطاهای امپدانس بالا را انجام می دهند. این سیستم با استفاده از جعبه ابزار SimPowerSystems از MATLAB SIMULINK شبیه سازی می شود تا ادعاهای ساخته شده در این مقاله را ایجاد کند.

.

بخشی از مقاله انگلیسی :

Microgrid Protection Using Communication-Assisted Digital Relays
Microgrids have been proposed as a way of integrating large numbers of distributed renewable energy sources with distribution systems. One problem with microgrid implementation is designing a proper protection scheme. It has been shown that traditional protection schemes will not work successfully. In this paper a protection scheme using digital relays with a communication network is proposed for the protection of the microgrid system. The increased reliability of adding an additional line to form a loop structure is explored.
Also a novel method for modeling high impedance faults is demonstrated to show how the protection scheme can protect against them. This protection scheme is simulated on a realistic distribution system containing a high penetration of inverter connected Distributed Generation (DG) sources operating as a microgrid. In all possible cases of operation the primary and secondary relays performed their intended functions including the detection of high impedance faults. This system is simulated using Matlab Simulink’s SimPowerSystems toolbox to establish the claims made in this paper.

 

[☾♔TALAYEH_A♔☽]

مشخصات مقاله :
عنوان فارسی: حفاظت میکرو شبکه با استفاده از رله های دیجیتال به کمک ارتباط
عنوان انگلیسی: Microgrid Protection Using Communication-Assisted Digital Relays
تعداد صفحات مقاله انگلیسی : 8 تعداد صفحات ترجمه فارسی : ۱۹
سال انتشار : 2010 نشریه : آی تریپل ای – IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 7814 رفرنس : دارد
محتوای فایل : zip حجم فایل : 2.97Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مهندسی الکترونیک، مهندسی کنترل و سیستم های قدرت
مجله: تراکنش های انتقال قدرت – TRANSACTIONS ON POWER DELIVERY
دانشگاه: گروه مهندسی برق، دانشگاه واشنگتن، ایالات متحده آمریکا
کلمات کلیدی: رله دیجیتال، ارتباطات توزیع، سیستم های توزیع، خطای امپدانس بالا، میکرو شبکه، حفاظت
وضعیت ترجمه عناوین تصاویر و جداول : ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول : ترجمه نشده است

 

[☾♔TALAYEH_A♔☽]

ترجمه فارسی مقاله آشکار کننده اسپایک نورونی جریانی با منبع ۱V به همراه سیستم تخمین زننده
مقاله ترجمه شده آشکار کننده اسپایک نورونی جریانی با منبع ۱V به همراه سیستم تخمین زننده مربوط به رشته مهندسی برق و درباره مدارهای مجتمع الکترونیک، بیوالکتریک و مهندسی کنترل می باشد که هم اکنون می توانید مقاله انگلیسی بهمراه ترجمه فارسی آن را از سایت کالج پروژه دانلود نمایید.


بخشی از ترجمه فارسی مقاله : آشکار کننده اسپایک نورونی جریانی با منبع ۱V به همراه سیستم تخمین زننده
در این مقاله، ما یک مدار اشکارساز اسپایک را با توان مصرفی کم برای سیستم های ضبط سیگنال نورونی در جایی که عملکرد سیگنال های نورونی یا بیوزیستی موردتوجه هستند، ارائه میکنیم. این چنین سیستمی می تواند فشرده سازی داده ها را به مقدار زیادی توسط انتقال های بی سیمی فراهم کند. این طراحی با استفاده از تولیدکننده انرژی غیرخطی عمل میکند که توسط بلوک های انالوگ مدجریانی با توان مصرفی کم پیاده سازی شده است.
برای کاهش حساسیت تنظیم استانه، در این کار از یک اسیلاتور مد جریانی بر پایه تخمین زننده احتمال شناسایی اسپایک برای حذف مثبت های نادرست بر اثر نویز، استفاده میکنیم. این مدار در تکنولوژی CMOS (سیماس) ۶۵ نانومتری به کار گرفته شده و ۲۰۰um در ۱۵۰um حجم اشغال میکند. در آن از منبع جریان یک ولت استفاده شده و ۸۸nW توان استاتیک و ۱۰nj توان دینامیک برای هر اسپایک ورودی مصرف شده است.

.

بخشی از مقاله انگلیسی :

A 1 V, Compact, Current-Mode Neural Spike Detector with Detection Probability Estimator in 65 nm CMOS
In this paper, we describe a novel low power, compact, current-mode spike detector circuit for real-time neural recording systems where neural spikes or action potentials (AP) are of interest. Such a circuit can enable massive compression of data facilitating wireless transmission. This design operates by approximating the popularly used nonlinear energy operator (NEO) through standard current mode analog blocks that can operate at low voltages.
To reduce sensitivity of threshold setting, this work uses a current-mode oscillator based detection probability estimator (DPE) to reject false positives caused by the background noise. The circuit is implemented in a 65 nm CMOS process and occupies 200 µm x 150 µm of chip area. Operating from a 1 V power supply, it consumes about 88 nW of static power and 10 nJ of dynamic energy per input spike.

 

[☾♔TALAYEH_A♔☽]

مشخصات مقاله :
عنوان فارسی: یک آشکار کننده اسپایک نورونی جریانی با منبع ۱V به همراه سیستم تخمین زننده احتمال شناسایی تکنولوژی CMOS (سیماس) ۶۵ نانومتری
عنوان انگلیسی: A 1 V, Compact, Current-Mode Neural Spike Detector with Detection Probability Estimator in 65 nm CMOS
تعداد صفحات مقاله انگلیسی : 4 تعداد صفحات ترجمه فارسی : ۱۰
سال انتشار : 2015 نشریه: آی تریپل ای – IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 9033 رفرنس : دارد
محتوای فایل : zip حجم فایل : 2.62Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مدارهای مجتمع الکترونیک، بیوالکتریک و مهندسی کنترل
مجله: سمپوزیوم بین المللی در مورد مدارها و سیستم ها – International Symposium on Circuits and Systems
دانشگاه: دانشکده برق و الکترونیک، دانشگاه صنعتی نان یانگ، سنگاپور
وضعیت ترجمه عناوین تصاویر و جداول : ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول : ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است

 

[☾♔TALAYEH_A♔☽]

ترجمه فارسی مقاله طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین
مقاله ترجمه شده طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین مربوط به رشته مهندسی برق و درباره مدارهای مجتمع الکترونیک، مهندسی الکترونیک و مهندسی کنترل می باشد که هم اکنون می توانید مقاله انگلیسی بهمراه ترجمه فارسی آن را از سایت کالج پروژه دانلود نمایید.


بخشی از ترجمه فارسی مقاله : طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین
کاهش در توان نشت به یکی از بزگترین نگرانی‌ها در کاربردهای ولتاژ پایین، توان پایین و عملکرد بالا تبدیل شده است. در این مقاله، ما از تکنیک آستانه دوگانه برای کاهش توان نشت با معین کردن ولتاژ آستانه بالا برای برخی ترانزیستورها در مسیرهای غیر-حیاتی و استفاده از ترانزیستورهای آستانه در مسیرهای حیاتی استفاده می‌کنیم. برای دستیابی به بهترین صرفه جویی توان نشت تحت قیدهای عملکرد هدف، الگوریتمی برای انتخاب و معین کردن یک ولتاژ آستانه بالای بهینه ارائه شده است.
یک مدل جریان نشت آماده به کار عمومی ، که توسط HSPICE تصدیق شده است؛ برای تخمین توان نشت آماده به کار استفاده می‌شود. نتایج نشان می‌دهند که تکنیک آستانه دوگانه برای کاهش توان درطی هردوی مدهای آماده به کار و فعال خوب می‌باشد. صرفه جویی توان نشت آماده به کار برای برخی معیارهای ISCAS می‌تواند بیش از ۵۰% باشند.

.

بخشی از مقاله انگلیسی :

Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits
Reduction in leakage power has become an important concern in low voltage, low power and high performance applications. In this paper, we use dual threshold technique to reduce leakage power by assigning high threshold voltage to some transistors in non-critical paths, and using lowthreshold transistors in critical paths. In order to achieve the best leakage power saving under target performance constraints, an algorithm is presented for selecting and assigning an optimal high threshold voltage.
A general standby leakage current model which has been verified by HSPICE is used to estimate standby leakage power. Results show that dual threshold technique is good for power reduction during both standby and active modes. The standby leakage power savings for some ISCAS benchmarks can be more than 50%.

 

[☾♔TALAYEH_A♔☽]

مشخصات مقاله :
عنوان فارسی: طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه با عملکرد بالا و ولتاژ پایین
عنوان انگلیسی: Design and Optimization of Low Voltage High Performance Dual Threshold CMOS Circuits
تعداد صفحات مقاله انگلیسی : 6 تعداد صفحات ترجمه فارسی : ۱۸
سال انتشار : 1998 نشریه: ACM
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 9001 رفرنس : دارد
محتوای فایل : zip حجم فایل : 1.91Mb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مدارهای مجتمع الکترونیک، مهندسی الکترونیک و مهندسی کنترل
مجله: سی و پنجمین کنفرانس سالانه اتوماسیون طراحی – ۳۵th annual Design Automation Conference
دانشگاه: دانشکده برق و کامپیوتر، دانشگاه پوردو، ایالات متحدده آمریکا
وضعیت ترجمه عناوین تصاویر و جداول : ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول : ترجمه نشده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است

 

[☾♔TALAYEH_A♔☽]

ترجمه فارسی مقاله OTA کاسکود تابیده بازچرخشی تک طبقه برای مدار های خازن سوییچ شونده
مقاله ترجمه شده OTA کاسکود تابیده بازچرخشی تک طبقه برای مدار های خازن سوییچ شونده مربوط به رشته مهندسی برق و درباره مدارهای مجتمع الکترونیک، مهندسی الکترونیک و سیستمهای الکترونیک دیجیتال می باشد که هم اکنون می توانید مقاله انگلیسی بهمراه ترجمه فارسی آن را از سایت کالج پروژه دانلود نمایید.



بخشی از ترجمه فارسی مقاله : OTA کاسکود تابیده بازچرخشی تک طبقه برای مدار های خازن سوییچ شونده
یک امپلی فایر ترانس کندوکتانس عملیاتی چند مسیره تک طبقه ای در این مقاله ارایه شده است. امپلی فایر پیشنهادی از روش بهبود ترانس کندوکتانس در امپلی فایر کاسکود تابیده ارتقا یافته استفاده می کند.
این به طور معنی داری موجب بهبود بهره DC، پهنای باند بهره واحد و نرخ نوسان ولتاژ در مقایسه با امپلی فایر های Fc با مصرف توان یکسان می شود. نتایج شبیه سازی در فناور ینیمه هادی اکسید فلزی مکمل ۹۰ تانومتری نشان می دهد که ota پیشنهادی به ۵۹٫۱ دسیبل بهره dc و پهنای باند بهره ۶۵۰ مگاهرتز می شود که برای مدار های خازن سوییچ شونده با زمان استقرار سریع مناسب است.

.

بخشی از مقاله انگلیسی :

Single-stage fully recycling folded cascode OTA for switched-capacitor circuits
A single-stage multi-path operational transconductance amplifier (OTA) is presented. The proposed amplifier uses the transconductance enhancing technique in an upgraded folded cascode (FC) amplifier.
It significantly improves the DC gain, unity-gain bandwidth and slew rate compared with previous FC amplifiers with the same power consumption. Simulation results in 90 nm complementary metal-oxide semiconductor (CMOS) technology show that the proposed OTA achieves a 59.1 dB DC gain and a gain bandwidth of 650 MHz, which makes it suitable for fast-settling switched-capacitor circuits.

 

[☾♔TALAYEH_A♔☽]

مشخصات مقاله :
عنوان فارسی: OTA کاسکود تابیده بازچرخشی تک طبقه برای مدار های خازن سوییچ شونده
عنوان انگلیسی: Single-stage fully recycling folded cascode OTA for switched-capacitor circuits
تعداد صفحات مقاله انگلیسی : ۲
تعداد صفحات ترجمه فارسی : ۷
سال انتشار : 2015 نشریه: آی تریپل ای – IEEE
فرمت مقاله انگلیسی : PDF فرمت ترجمه مقاله : ورد تایپ شده
کد محصول : 9066 رفرنس : دارد
محتوای فایل : zip حجم فایل : 895.45Kb
رشته های مرتبط با این مقاله: مهندسی برق
گرایش های مرتبط با این مقاله: مدارهای مجتمع الکترونیک، مهندسی الکترونیک و سیستمهای الکترونیک دیجیتال
مجله: اسناد الکترونیک – ELECTRONICS LETTERS
وضعیت ترجمه عناوین تصاویر و جداول : ترجمه شده است
وضعیت ترجمه متون داخل تصاویر و جداول : ترجمه شده است
وضعیت فرمولها و محاسبات در فایل ترجمه: به صورت عکس، درج شده است

 

[☾♔TALAYEH_A♔☽]

ترجمه فارسی مقاله بهبود عمومی آمپلی فایر کاسکود تابیده بازچرخشی
مقاله ترجمه شده بهبود عمومی آمپلی فایر کاسکود تابیده بازچرخشی مربوط به رشته مهندسی برق و درباره مدارهای مجتمع الکترونیک، مهندسی الکترونیک و سیستمهای الکترونیک دیجیتال می باشد که هم اکنون می توانید مقاله انگلیسی بهمراه ترجمه فارسی آن را از سایت کالج پروژه دانلود نمایید.



بخشی از ترجمه فارسی مقاله : بهبود عمومی آمپلی فایر کاسکود تابیده بازچرخشی
یک معماری آمپلی فایر بازچرخشی بر اساس امپلی فایر ترانس کندوکتانس کاسکود تابیده توصیف می شود. آمپلی فایر پیشنهادی، یک عملکرد قابل توجه را نسبت به نوع تابیده سنتی نشان می دهد. این کار با استفاده از دستگاه های قبلی در مسیر سیگنال انجام می شود که منجر به بهبود ترانس کندوکتانس، بهره و نرخ ونرخ تغییرات سریع می شود. به علاوه، نویز ورودی و تحلیل آفست نشان می دهد که اصلاحات پیشنهادی اثرات نامطلوبی بر روی این متریک های طراحی دارد.
شبیه سازی های سطح ترانزیستور و نتایج آزمایشی در فرایند TSMC0.18 m CMOS موید نتایج نظری است. در مقایسه با کاسکود تابیده سنتی، و برای بیلان توان و مساحت یکسان، امپلی فایر پیشنهادی دارای دو برابر پهنای باند (۱۳۴٫۲ مگاهرتز در مقابل ۷۰٫۷ مگاهرتز) و بهتر از دو برابر نرخ تغییر تغییر سرعت ۹۴٫۱ V s در برابر ۴۲٫۱ V s می باشد ضمن این که دارای بار ۵٫۷ pf است. هم چنین بهبود بهره ۷٫۶ دسی بل مشاهده میشود.

.

بخشی از مقاله انگلیسی :

A General Enhancement of the Folded Cascode Amplifier
A recycling amplifier architecture based on the folded cascode transconductance amplifier is described. The proposed amplifier delivers an appreciably enhanced performance over that of the conventional folded. This is achieved by using previously idle devices in the signal path, which results in an enhanced transconductance, gain, and slew rate. Moreover, the input referred noise and offset analyses are included to demonstrate that the proposed modifications have no adverse effects on these design metrics.
Transistor-level simulations and experimental results in TSMC 0.18 m CMOS process confirm the theoretical results. When compared to the conventional folded cascode, and for the same area and power budgets, the proposed amplifier has almost twice the bandwidth (134.2 MHz versus 70.7 MHz) and better than twice the slew rate (94.1 V s versus 42.1 V s) while driving the same 5.6 pF load. Also a gain enhancement of 7.6 dB is observed.